前面介紹過(guò)，JEDEC規(guī)范定義的DDR信號(hào)的要求是針對(duì)DDR顆粒的引腳上的，但 是通常DDR芯片采用BGA封裝，引腳無(wú)法直接測(cè)試到。即使采用了BGA轉(zhuǎn)接板的方 式，其測(cè)試到的信號(hào)與芯片引腳處的信號(hào)也仍然有一些差異。為了更好地得到芯片引腳 處的信號(hào)質(zhì)量， 一種常用的方法是在示波器中對(duì)PCB走線和測(cè)試夾具的影響進(jìn)行軟件的 去嵌入(De-embedding)操作。去嵌入操作需要事先知道整個(gè)鏈路上各部分的S參數(shù)模型 文件(通常通過(guò)仿真或者實(shí)測(cè)得到),并根據(jù)實(shí)際測(cè)試點(diǎn)和期望觀察到的點(diǎn)之間的傳輸函數(shù)， 來(lái)計(jì)算期望位置處的信號(hào)波形，再對(duì)這個(gè)信號(hào)做進(jìn)一步的波形參數(shù)測(cè)量和統(tǒng)計(jì)。展示了典型的DDR4和DDR5信號(hào)...

DDR的信號(hào)探測(cè)技術(shù) 在DDR的信號(hào)測(cè)試中，還有 一 個(gè)要解決的問(wèn)題是怎么找到相應(yīng)的測(cè)試點(diǎn)進(jìn)行信號(hào)探 測(cè)。由于DDR的信號(hào)不像PCle、SATA、USB等總線 一 樣有標(biāo)準(zhǔn)的連接器，通常都是直接 的BGA顆粒焊接，而且JEDEC對(duì)信號(hào)規(guī)范的定義也都是在內(nèi)存顆粒的BGA引腳上，這就 使得信號(hào)探測(cè)成為一個(gè)復(fù)雜的問(wèn)題。 比如對(duì)于DIMM條的DDR信號(hào)質(zhì)量測(cè)試來(lái)說(shuō)，雖然在金手指上測(cè)試是方便的找到 測(cè)試點(diǎn)的方法，但是測(cè)得的信號(hào)通常不太準(zhǔn)確。原因是DDR總線的速率比較高，而且可能 經(jīng)過(guò)金手指后還有信號(hào)的分叉，這就造成金手指上的信號(hào)和內(nèi)存顆粒引腳上的信號(hào)形狀差異很大。 快速 DDR4協(xié)議解碼...

在實(shí)際探測(cè)時(shí)，對(duì)于DDR的CLK和DQS,由于通常是差分的信號(hào)(DDR1和DDR2的 DQS還是單端信號(hào)，DDR3以后的DQS就是差分的了),所以 一般用差分探頭測(cè)試。DQ信 號(hào)是單端信號(hào)，所以用差分或者單端探頭測(cè)試都可以。另外，DQ信號(hào)的數(shù)量很多，雖然逐 個(gè)測(cè)試是嚴(yán)格的方法，但花費(fèi)時(shí)間較多，所以有時(shí)用戶會(huì)選擇一些有代表性的信號(hào)進(jìn)行測(cè) 試，比如選擇走線長(zhǎng)度長(zhǎng)、短、中間長(zhǎng)度的DQ信號(hào)進(jìn)行測(cè)試。 還有些用戶想在溫箱里對(duì)DDR信號(hào)質(zhì)量進(jìn)行測(cè)試，比如希望的環(huán)境溫度變化范圍為-40～85℃,這對(duì)于使用的示波器探頭也是個(gè)挑戰(zhàn)。 一般示波器的探頭都只能在室溫下工 作，在極端的溫度條件下探頭可能會(huì)被...

除了DDR以外，近些年隨著智能移動(dòng)終端的發(fā)展，由DDR技術(shù)演變過(guò)來(lái)的LPDDR (Low-Power DDR,低功耗DDR)也發(fā)展很快。LPDDR主要針對(duì)功耗敏感的應(yīng)用場(chǎng)景，相 對(duì)于同一代技術(shù)的DDR來(lái)說(shuō)會(huì)采用更低的工作電壓，而更低的工作電壓可以直接減少器 件的功耗。比如LPDDR4的工作電壓為1. 1V,比標(biāo)準(zhǔn)的DDR4的1.2V工作電壓要低一 些，有些廠商還提出了更低功耗的內(nèi)存技術(shù)，比如三星公司推出的LPDDR4x技術(shù)，更是把 外部I/O的電壓降到了0.6V。但是要注意的是，更低的工作電壓對(duì)于電源紋波和串?dāng)_噪 聲會(huì)更敏感，其電路設(shè)計(jì)的挑戰(zhàn)性更大。除了降低工作電壓以外，LPDDR還會(huì)采用一些...

DDR-致性測(cè)試探測(cè)和夾具 DDR的信號(hào)速率都比較高，要進(jìn)行可靠的測(cè)量，通常推薦的探頭連接方式是使用焊接式 探頭。還有許多很難在PCB板上找到相應(yīng)的測(cè)試焊盤(pán)的情況（比如釆用盲埋孔或雙面BGA 焊接的情況），所以Agilent還提供了不同種類(lèi)的BGA探頭，通過(guò)對(duì)板子做重新焊接將BGA 的Adapter焊接在DDR的memory chip和PCB板中間，并將信號(hào)引出。DDR3的 BGA探頭的焊接例子。 DDR是需要進(jìn)行信號(hào)完整性測(cè)試的總線中復(fù)雜的總線，不僅走線多、探測(cè)困難，而且 時(shí)序復(fù)雜，各種操作交織在一起。本文分別從時(shí)鐘、地址、命令、數(shù)據(jù)總線方面介紹信號(hào)完 整性一致性測(cè)試的一些要...

按照存儲(chǔ)信息方式的不同，隨機(jī)存儲(chǔ)器又分為靜態(tài)隨機(jī)存儲(chǔ)器SRAM(Static RAM)和 動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM(Dynamic RAM)。SRAM運(yùn)行速度較快、時(shí)延小、控制簡(jiǎn)單，但是 SRAM每比特的數(shù)據(jù)存儲(chǔ)需要多個(gè)晶體管，不容易實(shí)現(xiàn)大的存儲(chǔ)容量，主要用于一些對(duì)時(shí) 延和速度有要求但又不需要太大容量的場(chǎng)合，如一些CPU芯片內(nèi)置的緩存等。DRAM的 時(shí)延比SRAM大，而且需要定期的刷新，控制電路相對(duì)復(fù)雜。但是由于DRAM每比特?cái)?shù)據(jù)存儲(chǔ)只需要一個(gè)晶體管，因此具有集成度高、功耗低、容量大、成本低等特點(diǎn)，目前已經(jīng)成為大 容量RAM的主流，典型的如現(xiàn)在的PC、服務(wù)器、嵌入式系統(tǒng)上用的大容量?jī)?nèi)存都是DRA...

我們看到，在用通用方法進(jìn)行的眼圖測(cè)試中，由于信號(hào)的讀寫(xiě)和三態(tài)都混在一起，因此很難對(duì)信號(hào)質(zhì)量進(jìn)行評(píng)估。要進(jìn)行信號(hào)的評(píng)估，第1步是要把讀寫(xiě)信號(hào)分離出來(lái)。傳統(tǒng)上有幾種方法用來(lái)進(jìn)行讀寫(xiě)信號(hào)的分離，但都存在一定的缺陷。可以利用讀寫(xiě)Preamble的寬度不同用脈沖寬度觸發(fā)，但由于JEDEC只規(guī)定了WritePreamble寬度的下限，因此不同芯片間Preamble的寬度可能是不同的，而且如果Read/Write的Preamble的寬度一樣，則不能進(jìn)行分離。也可以利用讀寫(xiě)信號(hào)的幅度不同進(jìn)行分離，如圖7-138中間 的圖片所示，但是如果讀寫(xiě)信號(hào)幅度差別不大，則也不適用6還可以根據(jù)RAS、CAS、CS、 WE等...

相關(guān)器件的應(yīng)用手冊(cè)，ApplicationNote:在這個(gè)文檔中，廠家一般會(huì)提出一些設(shè)計(jì)建議，甚至參考設(shè)計(jì)，有時(shí)該文檔也會(huì)作為器件手冊(cè)的一部分出現(xiàn)在器件手冊(cè)文檔中。但是在資料的搜集和準(zhǔn)備中，要注意這些信息是否齊備。 參考設(shè)計(jì)，ReferenceDesiqn:對(duì)于比較復(fù)雜的器件，廠商一般會(huì)提供一些參考設(shè)計(jì)，以幫助使用者盡快實(shí)現(xiàn)解決方案。有些廠商甚至?xí)苯犹峁┰韴D，用戶可以根據(jù)自己的需求進(jìn)行更改。 IBIS 文件:這個(gè)對(duì)高速設(shè)計(jì)而言是必需的，獲得的方法前面已經(jīng)講過(guò)。 DDR4存儲(chǔ)器設(shè)計(jì)的信號(hào)完整性。自動(dòng)化DDR一致性測(cè)試維修前面介紹過(guò)，JEDEC規(guī)范定義的DDR信號(hào)的要求是針對(duì)D...

在進(jìn)行接收容限測(cè)試時(shí)，需要用到多通道的誤碼儀產(chǎn)生帶壓力的DQ、DQS等信號(hào)。測(cè) 試 中 被 測(cè) 件 工 作 在 環(huán) 回 模 式 ， D Q 引 腳 接 收 的 數(shù) 據(jù) 經(jīng) 被 測(cè) 件 轉(zhuǎn) 發(fā) 并 通 過(guò) L B D 引 腳 輸 出 到 誤碼儀的誤碼檢測(cè)端口。在測(cè)試前需要用示波器對(duì)誤碼儀輸出的信號(hào)進(jìn)行校準(zhǔn)，如DQS與 DQ的時(shí)延校準(zhǔn)、信號(hào)幅度校準(zhǔn)、DCD與RJ抖動(dòng)校準(zhǔn)、壓力眼校準(zhǔn)、均衡校準(zhǔn)等。圖5.21 展示了一整套DDR5接收端容限測(cè)試的環(huán)境。 DDR4/5的協(xié)議測(cè)試 除了信號(hào)質(zhì)量測(cè)試以外，有些用戶還會(huì)關(guān)心DDR總線上真實(shí)讀/寫(xiě)的數(shù)據(jù)是否正確， 以及總線上是否有協(xié)議的違規(guī)等，這...

DDR的信號(hào)仿真驗(yàn)證 由于DDR芯片都是采用BGA封裝，密度很高，且分叉、反射非常嚴(yán)重，因此前期的仿 真是非常必要的。借助仿真軟件中專門(mén)針對(duì)DDR的仿真模型庫(kù)仿真出的通道損 耗以及信號(hào)波形。 仿真出信號(hào)波形以后，許多用戶需要快速驗(yàn)證仿真出來(lái)的波形是否符合DDR相關(guān)規(guī) 范要求。這時(shí)，可以把軟件仿真出的DDR的時(shí)域波形導(dǎo)入到示波器中的DDR測(cè)試軟件中 ,并生成相應(yīng)的一致性測(cè)試報(bào)告，這樣可以保證仿真和測(cè)試分析方法的一致，并且 便于在仿真階段就發(fā)現(xiàn)可能的信號(hào)違規(guī) DDR2/3/4 和 LPDDR2/3 的協(xié)議一致性測(cè)試和分析工具箱。山東DDR一致性測(cè)試協(xié)議測(cè)試方法由于讀/寫(xiě)時(shí)序不一樣造...

克勞德高速數(shù)字信號(hào)測(cè)試實(shí)驗(yàn)室 DDR SDRAM即我們通常所說(shuō)的DDR內(nèi)存，DDR內(nèi)存的發(fā)展已經(jīng)經(jīng)歷了五代，目前 DDR4已經(jīng)成為市場(chǎng)的主流，DDR5也開(kāi)始進(jìn)入市場(chǎng)。對(duì)于DDR總線來(lái)說(shuō)，我們通常說(shuō)的 速率是指其數(shù)據(jù)線上信號(hào)的快跳變速率。比如3200MT/s,對(duì)應(yīng)的工作時(shí)鐘速率是 1600MHz。3200MT/s只是指理想情況下每根數(shù)據(jù)線上比較高傳輸速率，由于在DDR總線 上會(huì)有讀寫(xiě)間的狀態(tài)轉(zhuǎn)換時(shí)間、高阻態(tài)時(shí)間、總線刷新時(shí)間等，因此其實(shí)際的總線傳輸速率 達(dá)不到這個(gè)理想值。 DDR5 接收機(jī)一致性和表征測(cè)試應(yīng)用軟件。海南DDR一致性測(cè)試銷(xiāo)售電話 自動(dòng)化一致性測(cè)試 因?yàn)镈DR3總線...

DDR系統(tǒng)設(shè)計(jì)過(guò)程，以及將實(shí)際的設(shè)計(jì)需求和DDR規(guī)范中的主要性能指標(biāo)相結(jié)合，我們以一個(gè)實(shí)際的設(shè)計(jì)分析實(shí)例來(lái)說(shuō)明，如何在一個(gè)DDR系統(tǒng)設(shè)計(jì)中，解讀并使用DDR規(guī)范中的參數(shù)，應(yīng)用到實(shí)際的系統(tǒng)設(shè)計(jì)中。某項(xiàng)目中，對(duì)DDR系統(tǒng)的功能模塊細(xì)化框圖。在這個(gè)系統(tǒng)中，對(duì)DDR的設(shè)計(jì)需求如下。 整個(gè)DDR功能模塊由四個(gè)512MB的DDR芯片組成，選用Micron的DDR存諸芯片MT46V64M8BN-75。每個(gè)DDR芯片是8位數(shù)據(jù)寬度，構(gòu)成32位寬的2GBDDR存諸單元，地址空間為Add<13..0>，分四個(gè)Bank，尋址信號(hào)為BA<1..0>。 DDR3和 DDR4設(shè)計(jì)分成幾個(gè)方面：仿真、有源信號(hào)驗(yàn)證...

為了進(jìn)行更簡(jiǎn)單的讀寫(xiě)分離，Agilent的Infiniium系列示波器提供了一種叫作InfiniiScan 的功能，可以通過(guò)區(qū)域（Zone）定義的方式把讀寫(xiě)數(shù)據(jù)可靠分開(kāi)。 根據(jù)讀寫(xiě)數(shù)據(jù)的建立保持時(shí)間不同，Agilent獨(dú)有的InfiniiScan功能可以通過(guò)在屏幕上畫(huà) 出幾個(gè)信號(hào)必須通過(guò)的區(qū)域的方式方便地分離出讀、寫(xiě)數(shù)據(jù)，并進(jìn)一步進(jìn)行眼圖的測(cè)試。 信號(hào)的眼圖。用同樣的方法可以把讀信號(hào)的眼圖分離出來(lái)。 除了形成眼圖外，我們還可以利用示波器的模板測(cè)量功能對(duì)眼圖進(jìn)行定量分析， 用戶可以根據(jù)JEDEC的要求自行定義一個(gè)模板對(duì)讀、寫(xiě)信號(hào)進(jìn)行模板測(cè)試，如 果模板測(cè)試Fail,則...

在進(jìn)行接收容限測(cè)試時(shí)，需要用到多通道的誤碼儀產(chǎn)生帶壓力的DQ、DQS等信號(hào)。測(cè) 試 中 被 測(cè) 件 工 作 在 環(huán) 回 模 式 ， D Q 引 腳 接 收 的 數(shù) 據(jù) 經(jīng) 被 測(cè) 件 轉(zhuǎn) 發(fā) 并 通 過(guò) L B D 引 腳 輸 出 到 誤碼儀的誤碼檢測(cè)端口。在測(cè)試前需要用示波器對(duì)誤碼儀輸出的信號(hào)進(jìn)行校準(zhǔn)，如DQS與 DQ的時(shí)延校準(zhǔn)、信號(hào)幅度校準(zhǔn)、DCD與RJ抖動(dòng)校準(zhǔn)、壓力眼校準(zhǔn)、均衡校準(zhǔn)等。圖5.21 展示了一整套DDR5接收端容限測(cè)試的環(huán)境。 DDR4/5的協(xié)議測(cè)試 除了信號(hào)質(zhì)量測(cè)試以外，有些用戶還會(huì)關(guān)心DDR總線上真實(shí)讀/寫(xiě)的數(shù)據(jù)是否正確， 以及總線上是否有協(xié)議的違規(guī)等，這...

DDR的信號(hào)探測(cè)技術(shù) 在DDR的信號(hào)測(cè)試中，還有 一 個(gè)要解決的問(wèn)題是怎么找到相應(yīng)的測(cè)試點(diǎn)進(jìn)行信號(hào)探 測(cè)。由于DDR的信號(hào)不像PCle、SATA、USB等總線 一 樣有標(biāo)準(zhǔn)的連接器，通常都是直接 的BGA顆粒焊接，而且JEDEC對(duì)信號(hào)規(guī)范的定義也都是在內(nèi)存顆粒的BGA引腳上，這就 使得信號(hào)探測(cè)成為一個(gè)復(fù)雜的問(wèn)題。 比如對(duì)于DIMM條的DDR信號(hào)質(zhì)量測(cè)試來(lái)說(shuō)，雖然在金手指上測(cè)試是方便的找到 測(cè)試點(diǎn)的方法，但是測(cè)得的信號(hào)通常不太準(zhǔn)確。原因是DDR總線的速率比較高，而且可能 經(jīng)過(guò)金手指后還有信號(hào)的分叉，這就造成金手指上的信號(hào)和內(nèi)存顆粒引腳上的信號(hào)形狀差異很大。 DDR5 接收機(jī)一致性...

自動(dòng)化一致性測(cè)試 因?yàn)镈DR3總線測(cè)試信號(hào)多，測(cè)試參數(shù)多，測(cè)試工作量非常大，所以如果不使用自動(dòng)化 的方案，則按Jedec規(guī)范完全測(cè)完要求的參數(shù)可能需要7?14天。提供了全自動(dòng)的DDR測(cè)試 軟件，包括：支持DDR2/LPDDR2的N5413B軟件；支持DDR3/LPDDR3的U7231B軟件； 支持DDR4的N6462A軟件。DDR測(cè)試軟件的使用非常簡(jiǎn)便，用戶只需要 按順序選擇好測(cè)試速率、測(cè)試項(xiàng)目并根據(jù)提示進(jìn)行參數(shù)設(shè)置和連接，然后運(yùn)行測(cè)試軟件即可。 DDR4測(cè)試軟件使用界面的例子。 4代DDR之間有什么區(qū)別？陜西眼圖測(cè)試DDR一致性測(cè)試 為了進(jìn)行更簡(jiǎn)單的讀寫(xiě)分離，Agilent的In...

JEDEC組織發(fā)布的主要的DDR相關(guān)規(guī)范，對(duì)發(fā)布時(shí)間、工作頻率、數(shù)據(jù) 位寬、工作電壓、參考電壓、內(nèi)存容量、預(yù)取長(zhǎng)度、端接、接收機(jī)均衡等參數(shù)做了從DDR1 到 DDR5的電氣特性詳細(xì)對(duì)比。可以看出DDR在向著更低電壓、更高性能、更大容量方向演 進(jìn)，同時(shí)也在逐漸采用更先進(jìn)的工藝和更復(fù)雜的技術(shù)來(lái)實(shí)現(xiàn)這些目標(biāo)。以DDR5為例，相 對(duì)于之前的技術(shù)做了一系列的技術(shù)改進(jìn)，比如在接收機(jī)內(nèi)部有均衡器補(bǔ)償高頻損耗和碼間 干擾影響、支持CA/CS訓(xùn)練優(yōu)化信號(hào)時(shí)序、支持總線反轉(zhuǎn)和鏡像引腳優(yōu)化布線、支持片上 ECC/CRC提高數(shù)據(jù)訪問(wèn)可靠性、支持Loopback(環(huán)回)便于IC調(diào)測(cè)等。DDR、DDR2、DDR3、DDR...

制定DDR 內(nèi)存規(guī)范的標(biāo)準(zhǔn)化組織是JEDEC(Joint Electron Device Engineering Council,)。按照J(rèn)EDEC組織的定義， DDR4 的比較高數(shù)據(jù)速率已經(jīng) 達(dá)到了3200MT/s以上，DDR5的比較高數(shù)據(jù)速率則達(dá)到了6400MT/s以上。在2016年之 前，LPDDR的速率發(fā)展一直比同一代的DDR要慢一點(diǎn)。但是從LPDDR4開(kāi)始，由于高性 能移動(dòng)終端的發(fā)展，LPDDR4的速率開(kāi)始趕超DDR4。LPDDR5更是比DDR5搶先一步在 2019年完成標(biāo)準(zhǔn)制定，并于2020年在的移動(dòng)終端上開(kāi)始使用。DDR5的規(guī)范 (JESD79-5)于2020年發(fā)布，并在202...

DDR數(shù)據(jù)總線的一致性測(cè)試 DQS (源同步時(shí)鐘)和DQ (數(shù)據(jù))的波形參數(shù)測(cè)試與命令地址總線測(cè)試類(lèi)似，比較簡(jiǎn) 單，在此不做詳細(xì)介紹。對(duì)于DDR1, DQS是單端信號(hào)，可以用單端探頭測(cè)試；DDR2&3 DQS 則是差分信號(hào)，建議用差分探頭測(cè)試，減小探測(cè)難度。DQS和DQ波形包括三態(tài)(Tri.state) 特征，以及讀數(shù)據(jù)(Read Burst)、寫(xiě)數(shù)據(jù)(Write Burst)的DQS和DQ的相對(duì)時(shí)序特征。在 我們測(cè)試時(shí)，只是捕獲了這樣的波形，然后測(cè)試出讀、寫(xiě)操作時(shí)的建立時(shí)間和保持時(shí)間參數(shù) 是不夠的，因?yàn)閿?shù)據(jù)碼型是變化的，猝發(fā)長(zhǎng)度也是變化的，只測(cè)試幾個(gè)時(shí)序參數(shù)很難覆蓋各 種情況，更難...

每個(gè)DDR芯片獨(dú)享DOS，DM信號(hào);四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號(hào)。 DDR工作頻率為133MHz。 DDR 控制器選用Xilinx公司的 FPGA，型號(hào)為XC2VP30 6FF1152C 得到這個(gè)設(shè)計(jì)需求之后，我們首先要進(jìn)行器件選型，然后根據(jù)所選的器件，準(zhǔn)備相關(guān)的設(shè)計(jì)資料。一般來(lái)講，對(duì)于經(jīng)過(guò)選型的器件，為了使用這個(gè)器件進(jìn)行相關(guān)設(shè)計(jì)，需要有如下資料。 器件數(shù)據(jù)手冊(cè)Datasheet:這個(gè)是必須要有的。如果沒(méi)有器件手冊(cè)，是沒(méi)有辦法進(jìn)行設(shè)計(jì)的(一般經(jīng)過(guò)選型的器件，設(shè)計(jì)工程師一定會(huì)有數(shù)據(jù)手冊(cè))。 完整的 DDR4調(diào)試、分析和一致性測(cè)試.校準(zhǔn)D...

由于DDR5工作時(shí)鐘比較高到3.2GHz,系統(tǒng)裕量很小，因此信號(hào)的 隨機(jī)和確定性抖動(dòng)對(duì)于數(shù)據(jù)的正確傳輸至關(guān)重要，需要考慮熱噪聲引入的RJ、電源噪聲引 入的PJ、傳輸通道損耗帶來(lái)的DJ等影響。DDR5的測(cè)試項(xiàng)目比DDR4也更加復(fù)雜。比如 其新增了nUI抖動(dòng)測(cè)試項(xiàng)目，并且需要像很多高速串行總線一樣對(duì)抖動(dòng)進(jìn)行分解并評(píng)估 RJ、DJ等不同分量的影響。另外，由于高速的DDR5芯片內(nèi)部都有均衡器芯片，因此實(shí)際 進(jìn)行信號(hào)波形測(cè)試時(shí)也需要考慮模擬均衡器對(duì)信號(hào)的影響。圖5.16展示了典型的DDR5 和LPDDR5測(cè)試軟件的使用界面和一部分測(cè)試結(jié)果。DDR、DDR2、DDR3、DDR4都有什么區(qū)別？山東測(cè)試服務(wù)D...

相關(guān)器件的應(yīng)用手冊(cè)，ApplicationNote:在這個(gè)文檔中，廠家一般會(huì)提出一些設(shè)計(jì)建議，甚至參考設(shè)計(jì)，有時(shí)該文檔也會(huì)作為器件手冊(cè)的一部分出現(xiàn)在器件手冊(cè)文檔中。但是在資料的搜集和準(zhǔn)備中，要注意這些信息是否齊備。 參考設(shè)計(jì)，ReferenceDesiqn:對(duì)于比較復(fù)雜的器件，廠商一般會(huì)提供一些參考設(shè)計(jì)，以幫助使用者盡快實(shí)現(xiàn)解決方案。有些廠商甚至?xí)苯犹峁┰韴D，用戶可以根據(jù)自己的需求進(jìn)行更改。 IBIS 文件:這個(gè)對(duì)高速設(shè)計(jì)而言是必需的，獲得的方法前面已經(jīng)講過(guò)。 DDR3和 DDR4設(shè)計(jì)分成幾個(gè)方面：仿真、有源信號(hào)驗(yàn)證和功能測(cè)試。用于電氣物理層、協(xié)議層和功能測(cè)試解決方案。湖北...

大部分的DRAM都是在一個(gè)同步時(shí)鐘的控制下進(jìn)行數(shù)據(jù)讀寫(xiě)，即SDRAM(Synchronous Dynamic Random -Access Memory) 。SDRAM根據(jù)時(shí)鐘采樣方式的不同，又分為SDR SDRAM(Single Data Rate SDRAM)和DDR SDRAM(Double Data Rate SDRAM) 。SDR SDRAM只在時(shí)鐘的上升或者下降沿進(jìn)行數(shù)據(jù)采樣，而DDR SDRAM在時(shí)鐘的上升和下降 沿都會(huì)進(jìn)行數(shù)據(jù)采樣。采用DDR方式的好處是時(shí)鐘和數(shù)據(jù)信號(hào)的跳變速率是一樣的，因 此晶體管的工作速度以及PCB的損耗對(duì)于時(shí)鐘和數(shù)據(jù)信號(hào)是一樣的。DDR數(shù)據(jù)總線的一致...

通常我們會(huì)以時(shí)鐘為基準(zhǔn)對(duì)數(shù)據(jù)信號(hào)疊加形成眼圖，但這種簡(jiǎn)單的方法對(duì)于DDR信 號(hào)不太適用。DDR總線上信號(hào)的讀、寫(xiě)和三態(tài)都混在一起，因此需要對(duì)信號(hào)進(jìn)行分離后再進(jìn) 行測(cè)量分析。傳統(tǒng)上有以下幾種方法用來(lái)進(jìn)行讀/寫(xiě)信號(hào)的分離，但都存在一定的缺點(diǎn)。 (1)根據(jù)讀/寫(xiě)Preamble的寬度不同進(jìn)行分離(針對(duì)DDR2信號(hào))。Preamble是每個(gè)Burst的數(shù)據(jù)傳輸開(kāi)始前，DQS信號(hào)從高阻態(tài)到發(fā)出有效的鎖存邊沿前的 一段準(zhǔn)備時(shí)間，有些芯片的讀時(shí)序和寫(xiě)時(shí)序的Preamble的寬度可能是不一樣的，因此可以 用示波器的脈沖寬度觸發(fā)功能進(jìn)行分離。但由于JEDEC并沒(méi)有嚴(yán)格規(guī)定寫(xiě)時(shí)序的 Preambl...

由于讀/寫(xiě)時(shí)序不一樣造成的另一個(gè)問(wèn)題是眼圖的測(cè)量。在DDR3及之前的規(guī)范中沒(méi) 有要求進(jìn)行眼圖測(cè)試，但是很多時(shí)候眼圖測(cè)試是一種快速、直觀衡量信號(hào)質(zhì)量的方法，所以 許多用戶希望通過(guò)眼圖來(lái)評(píng)估信號(hào)質(zhì)量。而對(duì)于DDR4的信號(hào)來(lái)說(shuō)，由于時(shí)間和幅度的余量更小，必須考慮隨機(jī)抖動(dòng)和隨機(jī)噪聲帶來(lái)的誤碼率的影響，而不是做簡(jiǎn)單的建立/保 持時(shí)間的測(cè)量。因此在DDR4的測(cè)試要求中，就需要像很多高速串行總線一樣對(duì)信號(hào)疊加 生成眼圖，并根據(jù)誤碼率要求進(jìn)行隨機(jī)成分的外推，然后與要求的小信號(hào)張開(kāi)窗口(類(lèi)似 模板)進(jìn)行比較。圖5 . 8是DDR4規(guī)范中建議的眼圖張開(kāi)窗口的測(cè)量方法(參考資料： JEDEC STAN...

DDR4/5與LPDDR4/5 的信號(hào)質(zhì)量測(cè)試 由于基于DDR顆?；駾DR DIMM的系統(tǒng)需要適配不同的平臺(tái)，應(yīng)用場(chǎng)景千差萬(wàn)別， 因此需要進(jìn)行詳盡的信號(hào)質(zhì)量測(cè)試才能保證系統(tǒng)的可靠工作。對(duì)于DDR4及以下的標(biāo)準(zhǔn) 來(lái)說(shuō)，物理層一致性測(cè)試主要是發(fā)送的信號(hào)質(zhì)量測(cè)試；對(duì)于DDR5標(biāo)準(zhǔn)來(lái)說(shuō)，由于接收端出 現(xiàn)了均衡器，所以還要包含接收測(cè)試。 DDR信號(hào)質(zhì)量的測(cè)試也是使用高帶寬的示波器。對(duì)于DDR的信號(hào)，技術(shù)規(guī)范并沒(méi)有 給出DDR信號(hào)上升/下降時(shí)間的具體參數(shù)，因此用戶只有根據(jù)使用芯片的實(shí)際快上升/ 下降時(shí)間來(lái)估算需要的示波器帶寬。通常對(duì)于DDR3信號(hào)的測(cè)試，推薦的示波器和探頭的帶寬在8GHz;...

DDR內(nèi)存的典型使用方式有兩種： 一種是在嵌入式系統(tǒng)中直接使用DDR顆粒，另一 種是做成DIMM條(Dual In - line Memory Module,雙列直插內(nèi)存模塊，主要用于服務(wù)器和 PC)或SO - DIMM(Small Outline DIMM,小尺寸雙列直插內(nèi)存，主要用于筆記本) 的形式插 在主板上使用。 在服務(wù)器領(lǐng)域，使用的內(nèi)存條主要有UDIMM、RDIMM、LRDIMM等。UDIMM(UnbufferedDIMM,非緩沖雙列直插內(nèi)存)沒(méi)有額外驅(qū)動(dòng)電路，延時(shí)較小，但數(shù)據(jù)從CPU傳到每個(gè)內(nèi)存顆粒時(shí)，UDIMM需要保證CPU到每個(gè)內(nèi)存顆粒之間的傳輸距離相等，設(shè)計(jì)難度較...

克勞德高速數(shù)字信號(hào)測(cè)試實(shí)驗(yàn)室 DDR SDRAM即我們通常所說(shuō)的DDR內(nèi)存，DDR內(nèi)存的發(fā)展已經(jīng)經(jīng)歷了五代，目前 DDR4已經(jīng)成為市場(chǎng)的主流，DDR5也開(kāi)始進(jìn)入市場(chǎng)。對(duì)于DDR總線來(lái)說(shuō)，我們通常說(shuō)的 速率是指其數(shù)據(jù)線上信號(hào)的快跳變速率。比如3200MT/s,對(duì)應(yīng)的工作時(shí)鐘速率是 1600MHz。3200MT/s只是指理想情況下每根數(shù)據(jù)線上比較高傳輸速率，由于在DDR總線 上會(huì)有讀寫(xiě)間的狀態(tài)轉(zhuǎn)換時(shí)間、高阻態(tài)時(shí)間、總線刷新時(shí)間等，因此其實(shí)際的總線傳輸速率 達(dá)不到這個(gè)理想值。 DDR眼圖測(cè)試及分析DDR穩(wěn)定性測(cè)試\DDR2一致性測(cè)試；貴州DDR一致性測(cè)試方案商 自動(dòng)化一致性測(cè)試 因...

測(cè)試軟件運(yùn)行后，示波器會(huì)自動(dòng)設(shè)置時(shí)基、垂直增益、觸發(fā)等參數(shù)進(jìn)行測(cè)量并匯總成一 個(gè)測(cè)試報(bào)告，測(cè)試報(bào)告中列出了測(cè)試的項(xiàng)目、是否通過(guò)、spec的要求、實(shí)測(cè)值、margin等。 自動(dòng)測(cè)試軟件進(jìn)行DDR4眼圖睜開(kāi)度測(cè)量的一個(gè)例子。信號(hào)質(zhì)量的測(cè)試還可以 輔 助 用 戶 進(jìn) 行 內(nèi) 存 參 數(shù) 的 配 置 ， 比 如 高 速 的 D D R 芯 片 都 提 供 有 O D T ( O n D i e Termination)的功能，用戶可以通過(guò)軟件配置改變內(nèi)存芯片中的匹配電阻，并分析對(duì)信號(hào)質(zhì) 量的影響。 除了一致性測(cè)試以外，DDR測(cè)試軟件還可以支持調(diào)試功能。比如在某個(gè)關(guān)鍵參數(shù)測(cè)試 失敗后，可以針...

DDR時(shí)鐘總線的一致性測(cè)試 DDR總線參考時(shí)鐘或時(shí)鐘總線的測(cè)試變得越來(lái)越復(fù)雜，主要測(cè)試內(nèi)容可以分為兩方面：波形參數(shù)和抖動(dòng)。波形參數(shù)主要包括：Overshoot（過(guò)沖）；Undershoot（下沖）；SlewRate（斜率）；RiseTime（上升時(shí)間）和FallTime（下降時(shí)間）；高低時(shí)間；DutyCycle（占空比失真）等，測(cè)試較簡(jiǎn)單，在此不再贅述。抖動(dòng)測(cè)試則越來(lái)越復(fù)雜，以前一般只是測(cè)試Cycle-CycleJitter（周期到周期抖動(dòng)），但是當(dāng)速率超過(guò)533MT/S的DDR2&3時(shí)，測(cè)試內(nèi)容相當(dāng)多，不可忽略。表7-15是DDR2667的規(guī)范參數(shù)。對(duì)這些抖動(dòng)參數(shù)的測(cè)試需要用軟件實(shí)...