貴州DDR一致性測(cè)試方案商

克勞德高速數(shù)字信號(hào)測(cè)試實(shí)驗(yàn)室

DDR SDRAM即我們通常所說(shuō)的DDR內(nèi)存，DDR內(nèi)存的發(fā)展已經(jīng)經(jīng)歷了五代，目前 DDR4已經(jīng)成為市場(chǎng)的主流，DDR5也開(kāi)始進(jìn)入市場(chǎng)。對(duì)于DDR總線來(lái)說(shuō)，我們通常說(shuō)的 速率是指其數(shù)據(jù)線上信號(hào)的快跳變速率。比如3200MT/s,對(duì)應(yīng)的工作時(shí)鐘速率是 1600MHz。3200MT/s只是指理想情況下每根數(shù)據(jù)線上比較高傳輸速率，由于在DDR總線 上會(huì)有讀寫間的狀態(tài)轉(zhuǎn)換時(shí)間、高阻態(tài)時(shí)間、總線刷新時(shí)間等，因此其實(shí)際的總線傳輸速率 達(dá)不到這個(gè)理想值。 DDR眼圖測(cè)試及分析DDR穩(wěn)定性測(cè)試\DDR2一致性測(cè)試；貴州DDR一致性測(cè)試方案商

自動(dòng)化一致性測(cè)試

因?yàn)镈DR3總線測(cè)試信號(hào)多，測(cè)試參數(shù)多，測(cè)試工作量非常大，所以如果不使用自動(dòng)化 的方案，則按Jedec規(guī)范完全測(cè)完要求的參數(shù)可能需要7?14天。提供了全自動(dòng)的DDR測(cè)試 軟件，包括：支持DDR2/LPDDR2的N5413B軟件；支持DDR3/LPDDR3的U7231B軟件； 支持DDR4的N6462A軟件。DDR測(cè)試軟件的使用非常簡(jiǎn)便，用戶只需要 按順序選擇好測(cè)試速率、測(cè)試項(xiàng)目并根據(jù)提示進(jìn)行參數(shù)設(shè)置和連接，然后運(yùn)行測(cè)試軟件即可。 DDR4測(cè)試軟件使用界面的例子。 河北信息化DDR一致性測(cè)試DDR1 電氣一致性測(cè)試應(yīng)用軟件。

由于讀/寫時(shí)序不一樣造成的另一個(gè)問(wèn)題是眼圖的測(cè)量。在DDR3及之前的規(guī)范中沒(méi) 有要求進(jìn)行眼圖測(cè)試，但是很多時(shí)候眼圖測(cè)試是一種快速、直觀衡量信號(hào)質(zhì)量的方法，所以 許多用戶希望通過(guò)眼圖來(lái)評(píng)估信號(hào)質(zhì)量。而對(duì)于DDR4的信號(hào)來(lái)說(shuō)，由于時(shí)間和幅度的余量更小，必須考慮隨機(jī)抖動(dòng)和隨機(jī)噪聲帶來(lái)的誤碼率的影響，而不是做簡(jiǎn)單的建立/保  持時(shí)間的測(cè)量。因此在DDR4的測(cè)試要求中，就需要像很多高速串行總線一樣對(duì)信號(hào)疊加  生成眼圖，并根據(jù)誤碼率要求進(jìn)行隨機(jī)成分的外推，然后與要求的小信號(hào)張開(kāi)窗口(類似  模板)進(jìn)行比較。圖5 . 8是DDR4規(guī)范中建議的眼圖張開(kāi)窗口的測(cè)量方法(參考資料： JEDEC     STANDARD    DDR4     SDRAM,JESD79-4)。

每個(gè)DDR芯片獨(dú)享DOS，DM信號(hào);四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號(hào)。

DDR工作頻率為133MHz。

DDR 控制器選用Xilinx公司的 FPGA，型號(hào)為XC2VP30 6FF1152C

得到這個(gè)設(shè)計(jì)需求之后，我們首先要進(jìn)行器件選型，然后根據(jù)所選的器件，準(zhǔn)備相關(guān)的設(shè)計(jì)資料。一般來(lái)講，對(duì)于經(jīng)過(guò)選型的器件，為了使用這個(gè)器件進(jìn)行相關(guān)設(shè)計(jì)，需要有如下資料。

器件數(shù)據(jù)手冊(cè)Datasheet:這個(gè)是必須要有的。如果沒(méi)有器件手冊(cè)，是沒(méi)有辦法進(jìn)行設(shè)計(jì)的(一般經(jīng)過(guò)選型的器件，設(shè)計(jì)工程師一定會(huì)有數(shù)據(jù)手冊(cè))。 DDR3和 DDR4設(shè)計(jì)分成幾個(gè)方面：仿真、有源信號(hào)驗(yàn)證和功能測(cè)試。用于電氣物理層、協(xié)議層和功能測(cè)試解決方案。

對(duì)DDR5來(lái)說(shuō)，設(shè)計(jì)更為復(fù)雜，仿真軟件需要幫助用戶通過(guò)應(yīng)用IBIS模型針對(duì)基于 DDR5顆?；駾IMM的系統(tǒng)進(jìn)行仿真驗(yàn)證，比如仿真驅(qū)動(dòng)能力、隨機(jī)抖動(dòng)/確定性抖動(dòng)、寄 生電容、片上端接ODT、信號(hào)上升/下降時(shí)間、AGC(自動(dòng)增益控制)功能、4taps DFE(4抽頭 判決反饋均衡)等。

DDR的讀寫信號(hào)分離

對(duì)于DDR總線來(lái)說(shuō)，真實(shí)總線上總是讀寫同時(shí)存在的。規(guī)范對(duì)于讀時(shí)序和寫時(shí)序的 相關(guān)時(shí)間參數(shù)要求是不一樣的，讀信號(hào)的測(cè)量要參考讀時(shí)序的要求，寫信號(hào)的測(cè)量要參考寫 時(shí)序的要求。因此要進(jìn)行DDR信號(hào)的測(cè)試，第一步要做的是從真實(shí)工作的總線上把感興 趣的讀信號(hào)或者寫信號(hào)分離出來(lái)。JEDEC協(xié)會(huì)規(guī)定的DDR4總線的 一個(gè)工作時(shí) 序圖(參考資料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到對(duì)于讀和寫信 號(hào)來(lái)說(shuō)，DQS和DQ間的時(shí)序關(guān)系是不一樣的。 DDR 設(shè)計(jì)和測(cè)試解決方案；貴州DDR一致性測(cè)試方案商

DDR5 一致性測(cè)試應(yīng)用軟件。貴州DDR一致性測(cè)試方案商

對(duì)于嵌入式應(yīng)用的DDR的協(xié)議測(cè)試， 一般是DDR顆粒直接焊接在PCB板上，測(cè)試可 以選擇針對(duì)邏輯分析儀設(shè)計(jì)的BGA探頭。也可以設(shè)計(jì)時(shí)事先在板上留測(cè)試點(diǎn)，把被測(cè)信 號(hào)引到一些按一定規(guī)則排列的焊盤上，再通過(guò)相應(yīng)探頭的排針頂在焊盤上進(jìn)行測(cè)試。

協(xié)議測(cè)試也可以和信號(hào)質(zhì)量測(cè)試、電源測(cè)試結(jié)合起來(lái)，以定位由于信號(hào)質(zhì)量或電源問(wèn)題 造成的數(shù)據(jù)錯(cuò)誤。圖5.23是一個(gè)LPDDR4的調(diào)試環(huán)境，測(cè)試中用邏輯分析儀觀察總線上 的數(shù)據(jù)，同時(shí)用示波器檢測(cè)電源上的紋波和瞬態(tài)變化，通過(guò)把總線解碼的數(shù)據(jù)和電源瞬態(tài)變 化波形做時(shí)間上的相關(guān)和同步觸發(fā)，可以定位由于電源變化造成的總線讀/寫錯(cuò)誤問(wèn)題。 貴州DDR一致性測(cè)試方案商